MX25U51245GXDI0A

MX25U51245G 1.8V,512M-BIT[x1/x 2/x 4] CMOS MXSMIO(SERIAL MULTI I/O) FLASH MEMORY

MXIC(旺宏电子)MX25U51245GXDI0A Serial NOR Flash芯片特点

通用特性

支持串行外设接口（Serial Peripheral Interface，SPI）- 模式 0 和模式 3

单电源供电运行

52.0V 电压下支持读 / 编程操作（原文 “volfeernd” 推测为 “voltage read”，此处按 “电压下读 / 编程” 翻译）

512Mb 存储容量：采用 536,870,912×1 位结构、268,435,456×2 位（双 I/O 模式）结构或 134,217,728×4 位（四 I/O 模式）结构

协议支持：单 I/O、双 I/O 及四 I/O 协议

具备闩锁保护功能，在 - 1V 至 Vcc+1V 电压范围内，保护电流可达 100mA

支持 SPI 模式下的快速读取

支持最高 166MHz 的快速时钟频率

支持快速读取（Fast Read）、2 线读取（2READ）、双线读取（DREAD）、4 线读取（QREAD）指令

支持双倍传输速率（DTR，Double Transfer Rate）模式

可配置快速读取操作的虚拟周期数

支持性能增强模式 —— 片上执行（XIP，Execute-In-Place）

提供四外设接口（QPI，Quad Peripheral Interface）

存储结构：可设为每个扇区 4K 字节的均等扇区，或每个块 32K 字节 / 64K 字节的均等块

支持任意块单独擦除

编程特性

256 字节页缓冲器

支持四输入 / 输出页编程（4PP，Quad Input/Output Page Program），提升编程性能

典型擦除 / 编程周期为 100,000 次

数据保存期限为 20 年

软件特性

输入数据格式

1 字节命令码

高级安全特性

块锁定保护

状态位 BPo-BP3（推测为 Block Protect 0-3，块保护 0-3）及 T/B（推测为 Top/Bottom，顶部 / 底部）定义受保护区域的大小，该区域可抵御编程和擦除指令

高级扇区保护功能

额外 8K 位一次性可编程（OTP，One-Time Programmable）安全存储区

具备唯一标识符特性

出厂时已锁定且可识别，用户可进一步锁定

其他软件功能

命令复位

编程 / 擦除暂停与恢复操作

电子标识

符合 JEDEC 标准的 1 字节制造商 ID 和 2 字节器件 ID

支持 RES 指令（读取器件 ID 指令），获取 1 字节器件 ID

支持 REMS 指令（读取制造商与器件 ID 指令），获取 1 字节制造商 ID 和 1 字节器件 ID

支持串行闪存可发现参数（SFDP，Serial Flash Discoverable Parameters）模式

硬件特性

SCLK 输入引脚：串行时钟输入引脚

SI/SIO0 引脚：串行数据输入引脚；或在 2 线 I/O 读取模式、4 线 I/O 读取模式下作为串行数据输入 / 输出引脚

SO/SIO1 引脚：串行数据输出引脚；或在 2 线 I/O 读取模式、4 线 I/O 读取模式下作为串行数据输入 / 输出引脚

WP#/SIO2 引脚：硬件写保护引脚；或在 4 线 I/O 读取模式下作为串行数据输入 / 输出引脚（注：“#” 表示低电平有效）

RESET# 引脚：硬件复位引脚（注：“#” 表示低电平有效）

RESET#/SIO3 或 NC/SIO3 引脚 **：

硬件复位引脚，或在 4 线 I/O 读取模式下作为串行输入 / 输出引脚；

或无连接（NC，No Connection），或在 4 线 I/O 读取模式下作为串行输入 / 输出引脚；

具体功能取决于器件型号选项（注：“*” 为引脚标识后缀，无特殊含义）

封装形式

M:16-SOP (300mil)

XD:24-Ball BGA (5x5 ball array)

Z4:8-WSON (8x6mm,3.4 x 4.3 EP)

BF: 68-Ball WLCSP

BJ: 56-Ball WLCSP

所有器件均符合欧盟《关于限制在电子电气设备中使用某些有害成分的指令》（RoHS）要求，且不含卤素

MX25U51245GXDI0A 串行NOR闪存芯片概述

MX25U51245G 是一款容量为 512 兆位（Mbit）的串行 NOR 闪存，其内部配置为 67,108,864×8 位结构。当工作在双 I/O 或四 I/O 模式时，其结构会分别变为 268,435,456 位 ×2 位或 134,217,728 位 ×4 位。

MX25U51245G 具备串行外设接口（SPI）和专用软件协议，在单 I/O 模式下，可通过简单的三线总线实现操作。这三条总线信号分别为：时钟输入（SCLK）、串行数据输入（SI）和串行数据输出（SO）。通过片选输入（CS#，“#” 表示低电平有效）可使能对该器件的串行访问。

当器件工作在双 I/O 读取模式时，SI 引脚和 SO 引脚会分别变为 SIO0 引脚和 SIO1 引脚，用于地址 / 虚拟位输入与数据输出；当工作在四 I/O 读取模式时，SI 引脚、SO 引脚、WP#（写保护）引脚和 RESET#（复位）引脚会分别变为 SIO0 引脚、SIO1 引脚、SIO2 引脚和 SIO3 引脚，用于地址 / 虚拟位输入与数据输出。

MX25U51245G 搭载的 MXSMIO®（串行多 I/O）技术，支持对整个芯片进行顺序读取操作。当发送编程 / 擦除指令后，器件会自动执行编程 / 擦除算法，对指定页或扇区 / 块地址进行编程 / 擦除操作，并完成校验。其中，编程指令可按字节、按页（256 字节）或按字执行；擦除指令可按扇区（4K 字节）、按块（32K 字节）、按块（64K 字节）或对整个芯片执行。

为方便用户进行接口操作，该器件内置了状态寄存器，用于指示芯片当前状态。通过发送状态读取指令，可借助忙标志位（原文 “wipbi” 推测为 “WIP bit”，即 Write In Progress bit，写操作进行中标志位）检测编程或擦除操作的完成状态。

该器件还具备高级安全特性，可增强数据保护与安全功能，详情请参见 “安全特性” 章节。当器件未处于工作状态且 CS# 引脚为高电平时，器件将进入待机模式。

MX25U51245G 采用旺宏电子（Macronix）专有的存储单元技术，即便经过 100,000 次编程与擦除循环后，仍能可靠地保存存储内容。