MX25L12835FZNI-10G

MX25L12835F 3V, 128M-BIT [x 1/x 2/x 4] CMOS MXSMIO® (SERIAL MULTI I/O) FLASH MEMORY

MXIC(旺宏电子)MX25L12835FZNI-10G nor flash特性

通用特性

- 支持串行外设接口（SPI）：模式 0 与模式 3

- 单电源工作：读、擦除、编程操作电压范围 2.7~3.6V

- 128Mb 容量：

  - 134,217,728 ×1bit（单 I/O 模式）

  - 67,108,864 ×2bit（双 I/O 模式）

  - 33,554,432 ×4bit（四 I/O 模式）

- 通信协议：支持单 I/O、双 I/O、四 I/O

- 闩锁保护：-1V ~ Vcc+1V 区间，抗 100mA 闩锁电流

- SPI 高速读取：

  - 全部协议最高支持 133MHz 时钟

  - 支持 Fast Read、2READ、DREAD、4READ、QREAD 指令

  - 高速读取可配置虚拟等待周期（Dummy Cycle）

- 支持四外设接口 QPI

- 存储区块：4KB 等大小扇区；32KB / 64KB 等大小块，任意块可独立擦除

- 编程特性：

  - 256 字节页缓存

  - 四 I/O 页编程（4PP），提升编程速度

- 典型擦写寿命：100,000 次擦除 / 编程循环

- 数据保存时间：20 年

软件特性：

- 输入数据格式：1 字节指令码

- 高级安全功能：块锁定保护

BP0~BP3 与 T/B 状态位用于划定受保护区域，禁止对该区域执行编程、擦除指令；支持高级扇区保护（永久保护 + 密码保护）

- 额外 4Kbit 安全 OTP 区域：内置唯一 ID，出厂锁定，客户可二次锁定

- 指令复位功能

- 编程 / 擦除暂停与恢复操作

- 电子识别码：

  - JEDEC 标准：1 字节厂商 ID + 2 字节器件 ID

  - RES 指令读取 1 字节器件 ID

  - REMS 指令读取 1 字节厂商 ID + 1 字节器件 ID

- 支持串行 Flash 可发现参数（SFDP）模式

硬件引脚特性：

- SCLK：串行时钟输入

- SI/SIO0：串行数据输入；双 I/O、四 I/O 读模式下为双向数据引脚

- SO/SIO1：串行数据输出；双 I/O、四 I/O 读模式下为双向数据引脚

- WP#/SIO2：硬件写保护引脚；四 I/O 读模式下为双向数据引脚

- RESET#/SIO3：硬件复位引脚；四 I/O 读模式下为双向数据引脚

封装信息：

8-pin SOP (200mil)-16-pin SOP (300mil)-8-land WSON (6x5mm)-8-land WSON (8x6mm) 

- 全部器件符合 RoHS 规范，无卤素

MX25L12835FZNI-10G nor flash芯片概述

MX25L12835F 是一款 128Mb 串行 Flash 存储器，内部存储架构为 16,777,216 ×8bit。工作在双 I/O 或四 I/O 模式时，存储架构分别变为 67,108,864 ×2bit、33,554,432 ×4bit。

MX25L12835F 搭载串行外设接口及配套软件协议；**单 I/O 模式**下可通过简易三线总线工作。该总线包含三路信号：时钟输入（SCLK）、串行数据输入（SI）、串行数据输出（SO），由片选引脚 CS# 使能芯片串行访问。

双 I/O 读取模式下，SI、SO 引脚复用为 SIO0、SIO1，用于地址 / 虚拟周期位输入与数据输出。

四 I/O 读取模式下，SI、SO、WP#、RESET# 引脚复用为 SIO0、SIO1、SIO2、SIO3，用于地址 / 虚拟周期位输入与数据输出。

芯片搭载旺宏 MXSMIO®（串行多 I/O）技术，支持全芯片连续读取操作。

下发编程 / 擦除指令后，芯片自动运行内置算法，对指定页、扇区或块地址完成编程 / 擦除并校验。

编程支持字节、字、256 字节页粒度操作；擦除支持 4KB 扇区、32KB 块、64KB 块或整片擦除。

芯片内置状态寄存器，方便用户接口调试；可读取状态寄存器，通过 WIP 位判断编程、擦除操作是否完成。

芯片具备高级安全机制，强化数据保护能力，详细说明请参阅安全特性章节。

芯片无操作、CS# 为高电平时，进入待机模式。

MX25L12835F 采用旺宏自研存储单元，可稳定保存数据，典型可承受 100000 次编程擦除循环。