MX25L12833FMI-10G

MX25L12833F 3V，128M-BIT[x1/x2/x4]CMOS MXSMIO®（串行多输入/输出）

MX25L12833FMI-10G SPI NOR FLASH芯片型号介绍：

通用特性（GENERAL）

・支持串行外设接口（SPI）—— 模式 0 与模式 3

・单电源供电

读取、擦除及编程工作电压：2.7V ~ 3.6V

・存储架构

134,217,728 × 1 位（单线模式）

或 67,108,864 × 2 位（双线 I/O 模式）

或 33,554,432 × 4 位（四线 I/O 模式）

・通信协议支持

单线 I/O、双线 I/O、四线 I/O

・闩锁防护：-1V ~ VCC+1V 电压范围内耐受 100mA 电流

・SPI 模式高速读取

全部协议最高支持 133MHz 时钟频率

支持 Fast Read、2READ、DREAD、4READ、QREAD 指令

高速读取操作可配置虚拟时钟周期

・支持四线外设接口（QPI）

・存储分区：4KB 均等扇区、32KB 均等块、64KB 均等块

任意存储块可独立擦除

・编程特性：

256 字节页缓存

四线页编程 (4PP)，提升编程效率

・典型擦写周期：10 万次

・数据保存时间：20 年

软件特性（SOFTWARE FEATURES）

・输入数据格式

1 字节指令码

・高级安全特性

区块锁保护

BP0~BP3 与 T/B 状态位用于设定受保护区域大小，禁止对保护区执行编程、擦除指令

高级扇区保护功能（永久保护 Solid Protect）

・额外 8K 比特一次性可编程安全区（OTP）

内置唯一识别码

出厂可锁定识别信息，客户也可自行锁定

・指令复位功能

・编程 / 擦除暂停与恢复操作

・电子识别信息

JEDEC 标准：1 字节厂商 ID + 2 字节器件 ID

RES 指令读取 1 字节器件 ID

REMS 指令读取 1 字节厂商 ID + 1 字节器件 ID

・支持串行闪存可识别参数（SFDP）模式

硬件引脚特性（HARDWARE FEATURES）

・SCLK 输入

串行时钟输入

・SI/SIO0

串行数据输入；双线 / 四线 I/O 模式下为双向串行数据输入输出

・SO/SIO1

串行数据输出；双线 / 四线 I/O 模式下为双向串行数据输入输出

・WP#/SIO2

硬件写保护引脚；四线 I/O 模式下为双向串行数据输入输出

・RESET#（16 引脚封装）

硬件复位引脚

・RESET#/SIO3

硬件复位引脚；四线 I/O 模式下为双向串行数据输入输出

封装（PACKAGE）:

M2: 8-SOP (200mil)

M: 16-SOP (300mil)

ZN: 8-WSON (6x5mm)

Z2: 8-WSON (8x6mm)

所有器件符合 RoHS 标准，无卤素

MX25L12833FMI-10G 概述

MX25L12833F 是一款 128Mb 串行 NOR 闪存，内部架构配置为 16,777,216×8 位。工作在双线 I/O 模式或四线 I/O 模式时，存储架构分别变为 67,108,864×2 位、33,554,432×4 位。MX25L12833F 搭载串行外设接口与配套软件协议；单线 I/O 模式下，可通过简易三线总线实现通信。该三线总线信号包括时钟输入（SCLK）、串行数据输入（SI）与串行数据输出（SO）。片选引脚 CS# 用于使能器件的串行访问。

双线 I/O 读取模式下，SI 引脚、SO 引脚分别复用为 SIO0、SIO1，用于地址 / 虚拟位输入以及数据输出。

四线 I/O 读取模式下，8 引脚封装器件的 SI、SO、WP#、RESET# 引脚分别复用为 SIO0、SIO1、SIO2、SIO3，承担地址 / 虚拟位输入与数据输出功能。

MX25L12833F 搭载旺宏 MXSMIO®（串行多路 I/O）技术，支持全芯片连续读取操作。

发送编程 / 擦除指令后，器件将运行自动编程 / 擦除算法，对指定页、扇区或存储块执行编程 / 擦除并校验。编程指令可按字节、256 字节页面或字单位执行；擦除指令支持 4KB 扇区、32KB 块、64KB 块以及整片擦除。

器件内置状态寄存器，方便用户对接使用。可发送状态读取指令，通过 WIP 位判断编程或擦除操作是否完成。

芯片配备高级安全特性以强化数据防护功能，更多详情请参阅安全特性章节。

器件无操作且 CS# 为高电平时，将维持待机模式。

MX25L12833F 采用旺宏自研存储单元，典型擦写寿命可达 100,000 次，反复编程擦除后仍可可靠保存数据。

电源切换过程中，器件可能产生若干系统级虚假信号，进而引发非预期擦除或编程操作。本器件内置防护机制，避免此类意外写入周期。上电时，状态机会自动复位至待机模式。此外，器件的控制寄存器架构存在约束条件：仅当特定指令序列成功执行完毕后，存储器数据才允许被修改。

下文列举多项保护机制，用于在上电、掉电阶段或存在系统噪声时，防止器件发生意外写入：

有效指令长度校验：校验指令长度是否以字节为单位，且指令在字节边界完成传输。

写使能指令（WREN）：执行任何修改数据的指令前，必须先发送 WREN 指令置位写使能锁存位（WEL）。

深度掉电模式（DPD）：Flash 器件进入深度掉电模式后，除退出深度掉电模式指令（RDP）、读取电子签名指令（RES）以及软复位指令外，拒绝响应所有写入类指令，实现写保护。

高级安全特性：内置多重保护与安全机制，防止数据被意外写入，同时抵御非法恶意访问。