KH25L25645GM2I-08G

KH25L25645GM2I-08G芯片型号：

3V，256M-BIT[x1/x2/x4]

CMOS MXSMIO（串行多输入/输出）

快闪存储器

主要特点

·协议支持-单I/O、双I/O和四I/O

支持DTR（双倍传输速率）模式

·支持高达133MHz的时钟频率

快闪存储器

1.特点

上将

额外的4K位安全OTP

支持串行外围接口——模式0和

-具有唯一标识符

模式3

-工厂锁定可识别，客户锁定-

单电源操作

能够的

-2.7至3.6伏用于读取、擦除和编程操作-

命令重置

操作

编程/擦除暂停和恢复操作

268435456 x 1位结构

电子识别

或134217728 x 2位（双I/O模式）结构

-JEDEC 1字节制造商ID和2字节de-

或67108864 x 4位（四I/O模式）结构

副ID

协议支持

-1字节设备ID的RES命令

-单I/O、双I/O和四I/O

-REMS命令，用于1字节制造商ID和

从1V到Vcc+1V的100mA锁存保护

1字节设备ID

低Vcc写抑制为1.5V至2.5V

支持串行闪存可发现参数

SPI模式的快速读取

（SFDP）模式

-支持高达133MHz的时钟频率

协议

硬件功能

支持快速读取、2读、DREAD、4读、，

SCLK输入

QREAD指令

-串行时钟输入

-支持DTR（双倍传输速率）模式

硅/二氧化硅

-可配置的虚拟循环数，用于快速读取

-串行数据输入或串行数据输入/输出

行动

2 x I/O读取模式和4 x I/O读取方式

支持性能增强模式-XIP

SO/SI01

（就地执行）

-串行数据输出或串行数据输入输出

四外设接口（QPI）可用

适用于2 x I/O读取模式和4 x I/O读取方式

相等的4K字节扇区，或相等的32K块

WP#/SIO2

每个字节或64K字节

-硬件写保护或串行数据输入

-任何块都可以单独擦除

4 x I/O读取模式的输出

编程：

重置#/SIO3

-256字节页面缓冲区

-硬件复位引脚或串行数据输入/输出

-四输入输出页面程序（4PP）增强

4 x I/O读取模式

程序性能

重置#

典型的100000次擦除/编程周期

-硬件复位引脚

20年数据保留

NC/SI03

-4无连接或串行数据输入/输出

软件功能

xI/O读取模式

输入数据格式

包裹

-1字节命令代码

-16针SOP（300mil）

高级安全功能

-8针SOP（200mil）

-闭锁保护

-8陆地WSoN（8x6mm，6x5mm）

BPo-BP3和T/B状态位定义了

-所有设备均符合RoHS和Halo标准-

要防止编程和擦除的区域

无基因

说明书

-单个扇区保护功能（Solid Protect）

2.概述

KH25L25645G是256Mb位串行NOR闪存，内部配置为33554432 x8

在两个或四个I/O模式下，该结构变为134217728位x2或67108864位x4。

KH25L25645G具有串行外围接口和软件协议，可在简单的3线上运行

总线，而它处于单I/O模式。三个总线信号是时钟输入（SCLK）、串行数据输入（SIl）和

串行数据输出（SO）。通过CS#输入启用对设备的串行访问。

当它处于双I/O读取模式时，SI引脚和SO引脚变为地址/虚拟位的SIO0引脚和SiO1引脚

输入和数据输出。当它处于四个I/O读取模式时，SI引脚、SO引脚、WP#和RESET#引脚（8引脚的

封装）变为SIO0引脚、SIO1引脚、SIO2引脚和SIO3引脚，用于地址/虚拟位输入和数据输出。

KH25L25645G MXSMIO°（串行多I/O）在整个芯片上提供顺序读取操作。

发出编程/擦除命令后，自动编程/擦除算法，用于编程/擦除和验证

将执行指定的页面或扇区/块位置。程序命令按字节或页（256）执行

以字节为基础或以字为基础。擦除命令在4K字节扇区、32K字节块或64K字节块上执行，或

整个芯片基础。

为了给用户提供易于使用的界面，包括一个状态寄存器来指示芯片的状态。状态已读取

可以发出命令以通过WiPbit检测编程或擦除操作的完成状态。

高级安全功能增强了保护和安全功能，请参阅安全功能部分

更多细节。

当设备未运行且CS#为高时，它将进入待机模式。

KH25L25645G采用Macronix专有的存储单元，即使在

100000个编程和擦除周期。