KH25L12845GM2I-08G

KH25L12845G 3V, 128M-BIT [x 1/x 2/x 4] CMOS MXSMIO® (SERIAL MULTI I/O) FLASH MEMORY

KHIC(港宏)KH25L12845GM2I-08G产品特征：

通用特性（GENERAL）

- 支持串行外设接口（SPI）—— 模式 0 与模式 3

- 单电源供电

  - 读、擦除、编程操作电压：2.7V ~ 3.6V

- 存储架构：

  - 134,217,728 × 1bit（单 I/O）

  - 或 67,108,864 × 2bit（双 I/O 模式）

  - 或 33,554,432 × 4bit（四 I/O 模式）

- 通信协议支持：单 I/O、双 I/O、四 I/O

- 闩锁保护：-1V ~ Vcc+1V 范围内可承受 100mA 电流

- 低压写保护：电压区间 1.5V ~ 2.5V

- SPI 模式高速读取

  - 所有协议最高支持 133MHz 时钟频率

  - 支持快速读、2READ、DREAD、4READ、QREAD 指令

  - 支持 DTR（双倍传输速率）模式

  - 高速读操作可配置虚拟等待周期数

- 支持性能增强模式 — XIP（就地执行）

- 支持 QPI（四外设接口）

- 统一 4KB 扇区；块大小可选 32KB 或 64KB

  - 任意块均可独立擦除

- 编程特性：

  - 256 字节页缓存

  - 四 I/O 页编程 (4PP)，提升编程速度

- 典型擦写循环次数：100,000 次

- 数据保存时间：20 年

软件特性（SOFTWARE FEATURES）

- 输入数据格式：1 字节指令码

- 高级安全功能

  - 块锁定保护

  BP0~BP3 以及 T/B 状态位用于设定被保护区域大小，禁止对该区域执行编程、擦除指令

  - 独立扇区保护功能（Solid Protect）

3V 128M 位 [x1/x2/x4] CMOS MXSMIO® 闪存

- 额外 4Kbit 一次性可编程安全 OTP 区域

  - 内置唯一识别码 UID

  - 出厂可锁定识别信息，用户也可自行锁定

- 指令复位

- 编程 / 擦除暂停与恢复操作

- 电子识别码读取

  - JEDEC 标准：1 字节厂商 ID + 2 字节器件 ID

  - RES 指令：读取 1 字节器件 ID

  - REMS 指令：读取 1 字节厂商 ID + 1 字节器件 ID

- 支持串行闪存可发现参数模式（SFDP）

硬件引脚特性（HARDWARE FEATURES）

- SCLK：串行时钟输入

- SI/SIO0：串行数据输入；双 I/O、四 I/O 读取模式下为串行输入 / 输出引脚

- SO/SIO1：串行数据输出；双 I/O、四 I/O 读取模式下为串行输入 / 输出引脚

- WP#/SIO2：硬件写保护引脚；四 I/O 读取模式下为串行输入 / 输出引脚

- NC/SIO3：空脚；四 I/O 读取模式下为串行输入 / 输出引脚

- RESET#：硬件复位引脚

- RESET#/SIO3：硬件复位引脚；四 I/O 读取模式下为串行输入 / 输出引脚

包装

-16-pin SOP (300mil)

-8-pins SOP (200mil)

- 8-land WSON (8x6mm,6x5mm)

- 24-ball BGA (4x6 ball array)

- 24-Ball BGA (5x5 ball array)

-所有设备均符合RoHS标准

KH25L12845GM2I-08G一般说明

KH25L12845G 是一款 128Mb 串行 NOR 闪存芯片，内部存储架构配置为 16,777,216 × 8bit。

当工作在双 I/O 或四 I/O 模式时，存储架构变为 67,108,864bit × 2（双 I/O）或 33,554,432bit × 4（四 I/O）。

KH25L12845G 搭载串行外设接口与配套软件协议；**单 I/O 模式**下可基于简易三线总线运行。

总线包含三路信号：时钟输入（SCLK）、串行数据输入（SI）、串行数据输出（SO）。由片选引脚 CS# 控制芯片串行访问使能。

在**双 I/O 读模式**下，SI 引脚与 SO 引脚复用为 SIO0、SIO1 引脚，用于地址 / 虚拟位输入以及数据输出。

在**四 I/O 读模式**下，8 引脚封装版本的 SI、SO、WP#、RESET# 引脚，将复用为 SIO0、SIO1、SIO2、SIO3 引脚，用于地址 / 虚拟位输入以及数据输出。

KH25L12845G MXSMIO（串行多路 I/O）支持芯片全地址连续读操作。

下发编程 / 擦除指令后，芯片将运行内置自动编程 / 擦除算法，对指定页、扇区或块区域完成编程 / 擦除并校验。

编程操作支持按字节、按页（256 字节）或按字执行；

擦除操作支持 4KB 扇区擦除、32KB 块擦除、64KB 块擦除，或整片擦除。

芯片内置状态寄存器，方便用户接口开发；可发送状态读取指令，通过 WP 位检测编程或擦除操作是否完成。

芯片具备高级安全保护功能，可强化数据防护，详情请参阅安全特性章节。

芯片未工作且 CS# 为高电平时，进入待机模式。

KH25L12845G 采用旺宏电子（Macronix）自研存储单元，可稳定保存数据，典型擦写循环可达 100,000 次。