F50L1G41LC-104YIG2P

产品型号：F50L1G41LC-104YIG2P

制造商：ESMT(晶豪科技)

价格：具体面议

温控范围：-40°C~+85°C

用途：快闪记忆体

存储容量：1Gbit

电压-电源：2.7V-3.6V

规格封装：8-contact WSON

说明书：点击下载

产品介绍

F50L1G41LC (2P) 3.3V 1 Gbit SPI-NAND Flash Me

ESMT(晶豪科技)F50L1G41LC-104YIG2P SPI NAND Flash芯片型号介绍：

特性

供电电压：3.3 V（2.7V-3.6V）

存储架构

‑ 存储单元阵列：(128M + 4M) × 8 位

‑ 数据寄存器：(2K + 64) × 8 位

自动烧录与擦除

‑ 页烧录：(2K + 64) 字节

‑ 块擦除：(128K + 4K) 字节

页读取操作

‑ 页大小：(2K + 64) 字节

‑ 带内置 ECC 校验，从存储单元读取至寄存器耗时：100 微秒

存储单元规格：1 比特 / 存储单元

支持 SPI 模式 0 与 SPI 模式 3

高速写入周期

‑ 烧录时间：400 微秒

‑ 块擦除时间：4 毫秒

硬件数据保护

‑ 电源切换期间锁定禁止烧录 / 擦除操作

高可靠 CMOS 浮栅工艺

‑ 内置 ECC 纠错规格：每 512 字节可纠正 1 比特错误

‑ 擦写寿命：10 万次烧录‑擦除循环

‑ 数据保存年限：10 年

命令寄存器操作

空操作指令 (NOP)：4 个时钟周期

OTP 一次性可编程操作

坏块保护

参数页读取操作

一次性可编程 (OTP) 功能

读取唯一序列号 ID

支持 CASN 页

F50L1G41LC-104YIG2P 描述：

串行外设接口（SPI）NAND 属于单层单元（SLC）NAND‑Flash 存储器件，可为引脚数量受限的应用场景提供高性价比的非易失性存储方案。它也可作为 SPI‑NOR 的替代方案，相比 SPI‑NOR 拥有更优异的写入性能与更低的单位比特成本。该硬件接口为少引脚设计，引脚定义在不同容量型号之间保持统一，后续升级更大容量芯片时无需重新改版电路板。

串行电气接口遵循业界标准的串行外设接口（SPI）。

芯片定义了适用于 SPI 工作的全新命令协议与寄存器。其指令集与通用 SPI‑NOR 指令集相近，并经过修改以适配 NAND 闪存专属功能以及新增特性。

新增功能包含可由用户选择开启的内置 ECC 纠错功能、上电首页自动加载功能。SPI NAND‑Flash 器件包含 6 根信号线，外加电源（VCC）与地（GND）。信号线分别为：串行时钟 SCK、串行输入 SI、串行输出 SO（用于指令应答以及数据收发）；控制信号：片选 CS、保持信号 HOLD#、写保护 WP#。该硬件接口为少引脚设计，引脚排布在不同容量规格下保持一致，支持后续升级更高容量型号而无需重新设计 PCB。

该串行 NAND‑Flash 的每个存储块划分为 64 个可编程页；单页总容量为 2112 字节。每一页又进一步分为 2048 字节的数据存储区以及 64 字节的冗余区（Spare Area）。64 字节冗余区一般用于存储管理与错误校验相关数据。

芯片上电后默认开启内置 ECC 纠错功能。当向存储内核写入一页数据时，器件会在内部生成 ECC 校验码，该校验码存放于该页的冗余区。当读取一页数据至缓存寄存器时，芯片会重新计算 ECC 校验码，并与原先保存的校验码进行比对；如有错误则自动纠错。器件将输出经过纠错后的数据，或上报 ECC 错误状态。

芯片出厂时第一个存储块为有效可用状态。器件还具备多项安全功能，包含软件块保护：锁死保护模式；硬件保护模式，可有效避免存储阵列内的数据遭到意外损坏。

F50L1G41LC-104YIG2P引脚配置