半导体存储芯片的基本结构

半导体存储芯片虽然种类繁多（如DRAM、SRAM、NAND Flash、NOR Flash等），但其基本结构思想是相通的，可以从功能模块和物理层级两个角度来理解其基本结构。

一、 按功能模块划分（逻辑架构）

一个典型的半导体存储芯片可以看作由以下几个关键部分组成，它们协同工作，完成数据的存储和访问。

1. 存储单元阵列

核心区域：这是芯片的“土地”，所有数据实际存放的地方。它由海量的、完全相同的基本存储单元 按行列矩阵排列而成，像一个巨大的棋盘。

基本存储单元：一个存储单元能存储1个比特（bit）的数据（即0或1）。不同存储技术的单元结构不同：

DRAM单元：由一个晶体管和一个电容 组成。电容存储电荷（有电=1，无电=0），晶体管作为开关控制访问。

SRAM单元：通常由6个晶体管（6T）组成两个交叉耦合的反相器，形成稳定状态来存储数据。速度极快，但结构复杂、密度低。

NAND Flash单元：一个浮栅晶体管。通过在浮栅中捕获或释放电子来改变晶体管的阈值电压，从而表示不同的数据状态（如SLC的0/1，TLC的8种状态等）。

地址：每个单元都有唯一的“坐标”（行地址和列地址）。

2. 行/列地址译码器

功能：相当于“地址翻译官”和“选路系统”。

工作过程：当CPU或控制器想要访问某个数据时，会给出一个二进制地址。译码器将这个地址转换成具体的控制信号：

行译码器：激活对应的一整行（称为“字线”），这一行上的所有单元开关都被打开。

列译码器：在打开的这一行中，选择特定的一个或一组列（称为“位线”），进行数据的读取或写入。

3. 读写电路（感测放大器和写入驱动器）

读取时的“信号放大器”：存储单元产生的电信号非常微弱（尤其是DRAM电容的电荷）。感测放大器 负责侦测并放大位线上的微小电压或电流变化，将其转换为逻辑电路能清晰识别的“0”或“1”。

写入时的“雕刻刀”：写入驱动器 根据要写入的数据（0或1），向选中的存储单元施加特定的电压或电流脉冲，从而改变其物理状态（如给DRAM电容充电/放电，或向NAND浮栅注入/移除电子）。

4. 控制逻辑

芯片的“大脑”：负责协调芯片内所有操作。它接收来自外部（如内存控制器或CPU）的控制信号，例如：

片选：激活或禁用该芯片。

读/写使能：指明当前是读操作还是写操作。

时钟信号（对同步器件如DRAM至关重要）：同步所有操作的节奏。

控制逻辑根据这些信号，精确地按顺序启动地址译码、感测放大、数据锁存等过程。

5. 数据输入/输出缓冲器

芯片的“大门”：负责管理与外部数据总线的接口。

在写入时，从外部总线接收数据并暂存。

在读取时，将内部读取的数据送到外部总线。

起到缓冲、驱动和电气隔离的作用。

二、 按物理层级划分

1. 晶体管/单元级

在最底层，是构成存储单元的晶体管和电容。这些元件通过光刻等工艺在硅衬底上制作，尺寸已达到纳米级（例如5nm、3nm工艺）。

2. 阵列级

数以亿计的基本单元通过金属布线（字线和位线）连接成庞大的阵列。字线和位线通常采用多层交叉的网格结构。

3. 模块/区块级

为了管理和制造的方便，巨大的阵列通常被划分成多个子阵列或区块。这在NAND Flash中尤为明显，数据被组织成页（读取/编程的基本单位）和块（擦除的基本单位）。

4. 芯片级

将存储阵列、译码器、感射放大器、控制逻辑等所有功能模块，集成到一块单一的硅芯片上。

5. 封装级

裸露的硅芯片被封装在保护壳内，并通过引脚或焊球与外部电路连接。常见的封装形式有TSOP、BGA、CSP等。对于高密度存储，还会采用多芯片封装，将多个芯片堆叠在一个封装体内。

不同存储芯片的结构特点对比

半导体存储芯片的基本结构是一个高度集成的系统：它以海量重复的“存储单元阵列”为核心，通过精密的“行列译码器”进行寻址，依靠灵敏的“读写电路”与单元交互，所有动作由“控制逻辑”统一指挥，并通过“I/O缓冲器”与外界通信。 这种结构在从晶体管到封装的各个物理层级上得以实现，并且根据DRAM、NAND等不同技术类型，在单元设计和访问方式上有着根本性的差异，从而决定了它们各自的速度、容量、成本和用途。