内存芯片（DRAM）和固态硬盘（SSD）的闪存芯片（NAND Flash） 分属两种不同存储介质，二者存储扩展的技术逻辑差异显著。SSD 中闪存芯片的存储扩展，核心是通过提升单颗芯片的存储密度和多芯片协同组合实现容量放大，具体技术路径如下：
一、 核心方向 1：单颗闪存芯片的容量密度提升
这是闪存存储扩展的基础，通过改变芯片内部结构和存储单元设计，在不增加芯片物理体积的前提下提升容量，主流技术有 3 类：
3D NAND 垂直堆叠技术这是当前消费级和企业级 SSD 扩容的核心技术，彻底替代了传统的 2D 平面闪存。
原理：将原本平铺在硅晶圆表面的存储单元，垂直堆叠成数十到数百层的立体结构，层数越高，单芯片容量越大。
扩容效果：以长江存储的 232 层 3D NAND 为例，单颗芯片容量可达 2Tb（256GB）；而堆叠层数提升到 300 层以上后，单芯片容量可突破 4Tb（512GB）。
优势：无需扩大芯片的平面面积，就能成倍提升容量，同时降低单位容量的成本。
存储单元比特数升级（SLC→MLC→TLC→QLC→PLC）闪存单元通过存储不同数量的电子电荷来表示二进制数据，单单元存储的比特数越多，密度越高，容量越大。
技术逻辑：相同堆叠层数和制程的芯片，比特数提升直接对应容量提升。比如同规格的 128 层芯片，TLC（3bit / 单元）容量为 1Tb，QLC（4bit / 单元）容量可达到 1.33Tb，PLC（5bit / 单元）则能达到 1.67Tb。
代价与补偿：比特数越多，电荷区分难度越大，会导致读写速度变慢、擦写寿命（P/E Cycle）缩短。因此需要搭配 LDPC 纠错算法（纠正数据错误）和 动态 SLC 缓存（临时将 TLC/QLC 模拟为高速 SLC 模式）来弥补性能短板。
制程工艺微缩与 CPU 制程升级逻辑类似，闪存芯片的制程工艺越先进，单位面积可集成的存储单元数量越多。
2D NAND 时代，制程从 50nm 微缩到 19nm，单芯片容量提升了数倍；
3D NAND 时代，制程微缩（如从 50nm 级降至 20nm 级）与堆叠层数提升结合，进一步放大容量优势。
二、 核心方向 2：多颗闪存芯片的协同组合扩容
当单颗芯片容量达到瓶颈时，SSD 通过多芯片并联、架构优化的方式，将多颗芯片组合成大容量存储阵列，主要技术包括：
CE 通道并联扩展SSD 的核心控制单元（闪存控制器）通过 Chip Enable（CE）引脚 连接多颗闪存芯片，每个 CE 通道可挂载 1~2 颗芯片，控制器支持的 CE 通道数越多，可并联的芯片数量越多。
举例：一款支持 16 个 CE 通道的消费级控制器，若搭配单颗 256GB 的闪存芯片，最多可实现 16×256GB=4TB 的 SSD 容量；企业级控制器支持 32 个以上 CE 通道，可实现数十 TB 的大容量 SSD。
附加优势：多芯片并联不仅扩容，还能支持并行读写，提升 SSD 的整体传输速度。
系统级封装（SiP）/ 封装堆叠（PoP）针对超薄本、移动设备等对 SSD 尺寸有严格限制的场景，采用堆叠封装技术，将多颗闪存芯片与控制器芯片垂直堆叠在同一个封装内。
应用场景：M.2 2230、mSATA 等小尺寸 SSD，可在 22mm×30mm 的狭小空间内实现 1TB 甚至 2TB 的容量。
企业级 RAID-like 阵列设计面向数据中心的超大规模 SSD（如 100TB 以上），采用类似 RAID 0/5 的阵列架构，将多颗闪存芯片划分为多个通道组，每组芯片并行读写。
优势：既通过多芯片组合实现超大容量，又能通过冗余设计提升数据可靠性，避免单颗芯片故障导致数据丢失。
三、 辅助技术：保障扩容后的稳定性与性能
闪存芯片容量提升的同时，会伴随性能和寿命的损耗，需依赖配套技术支撑：
高级纠错算法：除了 LDPC，企业级 SSD 还会采用 RAISE（冗余阵列独立存储元素） 技术，实现单芯片故障容错。
磨损均衡（Wear Leveling）：控制器智能分配数据写入位置，让所有闪存单元的擦写次数趋于均匀，避免部分单元过早老化，延长 SSD 整体寿命。
过配置（Over-Provisioning）：预留部分闪存容量（通常 5%~30%），用于坏块替换、磨损均衡和 SLC 缓存，提升大容量 SSD 的稳定性。
