Dummy Gate是在芯片版图设计中，为了满足制造工艺的要求而添加的非功能性晶体管栅极。它本身不参与电路的逻辑功能或信号传输，但对其周围真正起作用的 Functional Gate（功能栅极） 的制造精度和性能至关重要。其主要作用可以从 物理 和 电气 两个层面来理解：
一、 物理/工艺层面的作用（核心原因）
这是Dummy Gate存在的根本原因，主要为了解决半导体制造中的 图形密度均匀性 问题。
保证化学机械抛光（CMP）的平整度
问题：在制造过程中，芯片表面会沉积多层材料（如氧化物、多晶硅）。CMP 工艺用来将这些材料层磨平。如果某个区域图形（如栅极）密度很低，而另一个区域密度很高，CMP 时较“软”的低密度区域会被过度研磨（Dishing），而高密度区域则研磨不足。
解决：在稀疏区域有策略地插入Dummy Gate，可以使整个芯片表面的图形密度变得均匀。这样 CMP 后能得到一个全局平坦的表面，为后续光刻和薄膜沉积打下基础。不平整的表面会导致焦距问题，严重影响图形转移的精度。
改善刻蚀的均匀性（刻蚀负载效应）
问题：在刻蚀多晶硅形成栅极时，刻蚀速率会受到局部图形密度的影响。在图形密集的区域，刻蚀剂消耗快，副产物多，可能导致刻蚀速率与图形稀疏区域不同。这会导致稀疏区域的栅极可能被过度刻蚀（尺寸变小或形状改变），而密集区域的栅极可能刻蚀不足（有残留）。
解决：均匀分布的 Dummy Gate 可以减少不同区域间的图形密度差异，使得刻蚀环境更加一致，从而保证所有功能栅极的临界尺寸（CD） 和轮廓高度一致。
管理机械应力
在某些先进工艺中，会引入应变硅技术来提升载流子迁移率。Dummy Gate 可以作为应力的“缓冲区”或“调节器”，帮助控制应力在沟道区域内的分布更均匀、更可控，避免因图案不均匀导致应力集中或失效。
二、 电气/设计层面的作用
在满足工艺要求的基础上，Dummy Gate 的放置也需要考虑对电路性能的影响。
匹配器件的电气环境
对于模拟电路或需要高精度匹配的电路（如差分对、电流镜），要求两个晶体管的周围环境尽可能一致。如果一个晶体管旁边是密集的电路，而另一个旁边是空旷的区域，它们的性能会有微小差异。在空旷侧添加 Dummy Gate，可以使两个功能晶体管处于几乎相同的邻近环境中，提高匹配精度。
减少寄生效应
一个功能栅极如果直接面向大片空旷的扩散区（OD），会与衬底形成较大的寄生电容。在它旁边插入接固定电位（通常是地 VSS 或电源 VDD）的 Dummy Gate，可以屏蔽或稳定这个边缘晶体管的电场，使其寄生电容与内部晶体管更一致，性能更可预测。
防止天线效应
在制造过程中，大面积的多晶硅或金属连线会像“天线”一样收集等离子刻蚀过程中产生的电荷。如果这些电荷无法通过泄放路径释放，可能会击穿与之相连的薄栅氧，损坏晶体管。Dummy Gate 有时可以作为一种设计策略，为这些电荷提供额外的泄放路径。
Dummy Gate 的设计规则和类型
通常接地或接电源：为了不影响电路逻辑，Dummy Gate 的栅极通常连接到固定的电位（VSS 或 VDD），使其处于永久关断状态，确保它不会形成意外的导电通道。
与功能栅极保持距离：必须遵守设计规则中规定的 Dummy-to-Active 间距，以防止 Dummy Gate 影响功能晶体管的有源区（OD）。
两种主要类型：
OD Dummy Gate：放置在有源区（扩散区） 上的 Dummy Gate。它形成了一个不使用的晶体管。
STI Dummy Gate：放置在浅沟槽隔离氧化物区域上的 Dummy Gate。它下面没有扩散区，永远不会形成沟道，纯粹为了工艺均匀性而存在。
因此，Dummy Gate 是现代集成电路设计中不可或缺的“非功能性”但“至关重要”的组成部分，是连接理想电路设计与现实物理制造之间的关键桥梁。
