M15T2G16128A(2Y) 16M x 16 Bit x 8 Banks DDR3(L) SDRAM
ESMT(晶豪科技)M15T2G16128A–DEBG2Y芯片特点:
VDD=VDDQ=1.35V(1.283–1.45V)
向后兼容VDD=VDDQ=1.5V±0.075V
差分双向数据选通
8n位预取架构
差分时钟输入(CK、CK#)
8家内部银行
标称和动态管芯端接(ODT)
用于数据、选通和屏蔽信号
可编程CAS(读取)延迟(CL)
可编程发布CAS附加延迟(AL)
可编程CAS(写入)延迟(CWL)
固定爆破长度(BL)为8,爆破劈裂(BC)为4
(通过模式寄存器组[MRS])
可选择的BC4或BL8即时(OTF)
自刷新模式
自刷新温度(SRT)
自动自刷新(ASR)
写入均衡
多用途寄存器
输出驱动器校准
Data Rate (CL-tRCD-tRP):DDR3(L)-1866 (13-13-13)
M15T2G16128A–DEBG2Y说明:
1.35V DDR3L SDRAM设备是1.5V DDR3 SDRAM设备的低电压版本。在1.5V兼容模式下运行时,请参阅DDR3(1.5V)SDRAM数据表规格。