M13S128168A (2S) 2M x 16 Bit x 4 Banks Double Data Rate DDR SDRAM
M13S128168A (2S) 特征:
双倍数据速率架构,每个时钟周期两次数据传输
双向数据选通(DQS)
差分时钟输入(CLK和时钟)
DLL将DQ和DQS转换与CLK转换对齐
四银行业务
CAS延迟:2, 2.5, 3
突发类型:顺序和交错
爆裂长度:2、4、8
除数据和DM外的所有输入都在系统时钟(CLK)的上升沿采样
数据选通(DQS)两侧的数据I/O转换
DQS与READ的数据边缘对齐;中心与WRITE数据对齐
数据掩码(DM)仅用于写掩码
VDD = 2.5V ± 0.2V, VDDQ = 2.5V ± 0.2V
15.6us刷新间隔
自动和自刷新
2.5V I/O (SSTL_2 compatible)
产品信息列表:
M13S2561616A-4TG2T
M13S2561616A-5TG2T
M13S2561616A-6TG2T
M13S2561616A-4BG2T
M13S2561616A-5BG2T
M13S2561616A-6BG2T
Speed(mhz):
250 MHz (DDR500)
200 MHz (DDR400)
166 MHz (DDR333)
250 MHz (DDR500)
200 MHz (DDR400)
166 MHz (DDR333)
