M12L64322A (2S) 512K x 32 Bit x 4 Banks Synchronous DRAM SDRAM
M12L64322A-5TG2S芯片特征
JEDEC标准3.3V电源
LVTTL兼容多路复用地址
四家银行运营
带地址键程序的MRS循环
-CAS延迟(2和3)
-连拍长度(1、2、4、8和整页)
-突发类型(顺序和交错)
所有输入均在正向边缘处采样
系统时钟
突发读取单比特写入操作
DQM用于掩蔽
自动和自刷新
64ms刷新周期(4K周期)
M12L64322A-5TG2S一般说明
M12L64322A是67108864位同步高数据速率动态RAM,组织为4 x 524288字乘32位。 同步设计允许使用系统时钟进行精确的周期控制。每个时钟周期都可以进行I/O事务。 工作频率范围、可编程突发长度和可编程延迟允许同一设备用于各种高带宽、高性能存储系统应用。
BALL CONFIGURATION (TOP VIEW)
(TSOPII 86L, 400milX875mil Body, 0.5mm Pin Pitch)
BALL CONFIGURATION (TOP VIEW) (BGA 90, 8mmX13mmX1mm Body, 0.8mm Ball Pitch)
