M54D5121632A 8M x 16 Bit x 4 Banks LPDDR2 SDRAM
ESMT(晶豪科技)M54D5121632A-1.8BKG特征:
JEDEC LPDDR2-S4B合规性
HSUL_12接口(高速非终端逻辑1.2V)
电源:
VDD1=1.7至1.95V
VDD2、VDDCA、VDDQ=1.14至1.3V
4n预取架构
多路复用、双倍数据速率、命令/地址输入;在每个CK边缘输入的命令
每字节数据的双向/差分数据选通(DQS_t/DQS_c)
可编程读取延迟(RL)和写入延迟(WL)
可编程突发长度(BL):4、8、16
预银行刷新以实现并发操作
部分阵列自刷新(PASR)
内置温度传感器的温度补偿自刷新(TCSR)
深度断电模式(DPD)
可编程驱动器强度(DS)
时钟停止功能
封装:134 Ball BGA;
Max Freq:533MHz
Data Rate (Mb/s/pin):1066

1.最低有效列地址C0不在CA总线上传输,并且暗示为零。
2.所有气缸组刷新的tREFI值均在温度规格范围内(TCASE<=85℃)。
3.CA总线上未使用的行和列地址值为“不在乎”。
