M15F1G1664A (2S) 8M x 16 Bit x 8 Banks DDR3 SDRAM
ESMT(晶豪科技)M15F1G1664A–EFBG2S芯片特点:
接口和电源
SSTL_15:VDD/VDDQ=1.5V(±0.075V)
符合JEDEC DDR3标准
8n预取架构
差分时钟(CK/CK)和数据选通(DQS/DQS)
DQ、DQs和DM的双倍数据速率
数据完整性
自动刷新和自刷新模式
省电模式
部分阵列自刷新(PASR)
掉电模式
信号完整性
用于系统兼容性的可配置DS可配置管芯端接
通过ZQ校准DS/ODT阻抗精度
外部ZQ焊盘(240欧姆±1%)
信号同步
通过MR设置写入电平
通过MPR读取电平
可编程功能
CAS延迟(6/7/8/9/10/11/13/14)
CAS写入延迟(5/6/7/8/9/10)
加性潜伏期(0/CL-1/CL-2)
写入恢复时间(5/6/7/8/10/12/14/16)
突发类型(顺序/交错)
突发长度(BL8/BC4/BC4或8在飞行中)
自刷新温度范围(正常/扩展)
输出驱动器阻抗(34/40)
RTT_Nom(20/30/40/60/120)的模具终止
RTT_WR(60/120)的模具端接
预充电断电(慢/快)
不支持数据速率自动预充电写入2400Mbps
Max Freq:1066MHz
Data Rate (CL-tRCD-tRP):DDR3-2133 (14-14-14)
M15F1G1664A–EFBG2S芯片介绍:
1Gb双倍数据速率3(DDR3)DRAM是实现高速操作的双倍数据速率架构。它是内部配置为八存储体DRAM。
1Gb芯片由8Mbit x 16个I/O x 8个存储体设备组成。这些同步设备实现了高速双倍数据速率一般应用的传输速率高达2133 Mb/sec/pin。
该芯片的设计符合DDR3 DRAM的所有关键特性,所有控制和地址输入都是同步的具有一对外部提供的差分时钟。输入被锁存在差分时钟的交叉点(CK上升和CK下降)。所有I/O都以源同步方式与差分DQS对同步。
这些器件使用单个1.5V±0.075V电源运行,并采用BGA封装。