

具有电平转换功能的 I²C/SM 总线 16 位 I/O 扩展 IC

概述

ET6416 是一个 16 位通用 I/O 端口扩展 IC，通过 I²C 总线/SM 总线接口为微控制器提供最多 16 个 I/O 端口扩展功能，并且还具有电平转换功能，使其可以灵活应用在多电压混合信号通信环境中。

ET6416 有两个电源电压：VDDI 和 VDDP。VDDI 为主控端（微控制器）接口提供电源电压，VDDP 为内部核心电路和 P 端口提供电源电压。

ET6416 有主要的 4 组寄存器，分别是：配置寄存器、输入寄存器、输出寄存器和极性反转寄存器。

上电时，所有的 I/O 端口被默认配置为输入状态。通过配置寄存器，系统可以决定每个 I/O 端口的输入输出状态。每个输入或输出数据都被保存在对应的输入或输出寄存器中。输入寄存器的极性可以通过配置极性反转寄存器进行翻转，以节省外部逻辑门。

当发生超时时间或错误操作时，主机可以通过在 RESET 端口施加一个低电平，将 ET6416 复位。上电复位时，所有的寄存器恢复到默认状态，并初始化 I²C 总线/SM 总线状态机。

当任意输入状态与其对应输入寄存器状态不同时，ET6416 开漏中断 INT 输出被激活，向主机表明输入状态已经变化。INT 可以连接到微控制器的中断输入，通过发送中断信号，通知微控制器端口上有数据进入，而不需要通过 I²C 总线。

ET6416 的端口 P 输出提供最大 25mA 的灌电流，可以直接驱动 LED。I²C 总线地址可以通过 ADDR 引脚接 VDDP 或 VSS 来改变。


特性

- I²C/SM 总线到并行 16 位总线扩展
- 工作电压范围：1.65 V to 5.5 V
- 支持双向电平转换：
 - ◆ 1.8V SCL/SDA 与 1.8V, 2.5V, 3.3V or 5.0V P 端口之间
 - ◆ 2.5V SCL/SDA 与 1.8V, 2.5V, 3.3V or 5.0V P 端口之间
 - ◆ 3.3V SCL/SDA 与 1.8V, 2.5V, 3.3V or 5.0V P 端口之间
 - ◆ 5.0V SCL/SDA 与 1.8V, 2.5V, 3.3V or 5.0V P 端口之间
- 极低的静态电流损耗：
 - ◆ 典型值 1.5uA (VDDP=5V)
 - ◆ 典型值 1.0uA (VDDP=3.3V)
- SCL/SDA 端口采用施密特触发器结构，支持缓慢的输入转换，并提升抗干扰能力：
 - ◆ 典型值 V_{HYS} = 0.18V (1.8V 电源下)
 - ◆ 典型值 V_{HYS} = 0.25V (2.5V 电源下)
 - ◆ 典型值 V_{HYS} = 0.33V (3.3V 电源下)
 - ◆ 典型值 V_{HYS} = 0.50V (5.0V 电源下)


ET6416

- 复位输入信号低电平有效 ($\overline{\text{RESET}}$)
- 中断开漏输出信号低电平有效 ($\overline{\text{INT}}$)
- 400 kHz 快速模式 (Fast-mode) I²C 总线
- 内部上电复位, 上电后所有通道被配置为输入端口
- SCL/SDA 输入端口噪声滤波
- P 端口最大驱动能力 25mA, 直接驱动 LED
- Latch-up 性能大于 100mA
- ESD 性能
 - ◆ HBM 模型高于 2000 V PASS
 - ◆ CDM 模型高于 1000 V PASS
- 封装形式:
 - ◆ ET6416Y QFN24 (4mm × 4mm × 0.75 mm)
 - ◆ ET6416 VFBGA24(3mm × 3mm × 0.85mm)

管脚排列图



ET6416




管脚定义

符号	管脚编号		描述
	QFN24	VFBGA24	
INT	22	A3	中断输出。通过一个上拉电阻连接到 V _{DDI} 或 V _{DDP} 。
VDDI	23	B3	I ² C 总线电源。直接连接到外部 I ² C 主控设备的 V _{DD} 。
RESET	24	A2	复位输入，低电平有效。通过一个上拉电阻连接到 V _{DDI} 。
P0_0	1	A1	端口 0 输入/输出 0。
P0_1	2	C3	端口 0 输入/输出 1。
P0_2	3	B1	端口 0 输入/输出 2。
P0_3	4	C1	端口 0 输入/输出 3。
P0_4	5	C2	端口 0 输入/输出 4。
P0_5	6	D1	端口 0 输入/输出 5。
P0_6	7	E1	端口 0 输入/输出 6。
P0_7	8	D2	端口 0 输入/输出 7。
VSS	9	E2	电源地。
P1_0	10	E3	端口 1 输入/输出 0。
P1_1	11	E4	端口 1 输入/输出 1。
P1_2	12	D3	端口 1 输入/输出 2。
P1_3	13	E5	端口 1 输入/输出 3。
P1_4	14	D4	端口 1 输入/输出 4。
P1_5	15	D5	端口 1 输入/输出 5。

ET6416

符号	管脚编号		描述
	QFN24	VFBGA24	
P1_6	16	C5	端口 1 输入/输出 6。
P1_7	17	C4	端口 1 输入/输出 7。
ADDR	18	B5	地址输入。直接连接到 V _{DDP} 或地。
SCL	19	A5	串行时钟输入。通过上拉电阻连接到 V _{DDI} 。
SDA	20	A4	串行数据输入。通过上拉电阻连接到 V _{DDI} 。
VDDP	21	B4	端口 P 电源。

功能框图




ET6416

功能描述

电平转换范围选择

VDDI (SDA 和 SCL)	VDDP (端口 P)
1.8 V ~ 5.0V	1.8 V ~ 5.0V

器件地址设定



ADDR 是硬件地址引脚，它可以保持为高（逻辑 1）或低（逻辑 0），以分配两个器件地址。从地址的最后一位（R/W）定义要执行的操作（读或写）。高（逻辑 1）执行读操作，低（逻辑 0）执行写操作。

接口字节定义

字节	位							
	7(MSB)	6	5	4	3	2	1	0(LSB)
I ² C 总线地址	L	H	L	L	L	L	ADDR	R/W
I/O 数据总线	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0

寄存器地址和命令字节

在设备地址字节成功响应后，总线控制器发送一个命令字节，该命令字节存储在地址寄存器中，该数据字节的低 3 位指定执行操作的内部寄存器，该寄存器只能写。

命令字节对应指定执行操作的内部寄存器。当发送一个新的命令字节，读指令将继续访问上次寻址的寄存器，直到新的命令字节被写入为止。

地址寄存器	命令字节	内部寄存器	协议	默认值
0000 0000	00h	输入寄存器 0	只读	xxxx xxxx
0000 0001	01h	输入寄存器 1	只读	xxxx xxxx
0000 0010	02h	输出寄存器 0	读写	1111 1111
0000 0011	03h	输出寄存器 1	读写	1111 1111
0000 0100	04h	极性反转寄存器 0	读写	0000 0000
0000 0101	05h	极性反转寄存器 1	读写	0000 0000
0000 0110	06h	配置寄存器 0	读写	1111 1111
0000 0111	07h	配置寄存器 1	读写	1111 1111

ET6416

内部寄存器说明

地址	位	7	6	5	4	3	2	1	0
00h	符号	I0.7	I0.6	I0.5	I0.4	I0.3	I0.2	I0.1	I0.0
	默认	X	X	X	X	X	X	X	X
01h	符号	I1.7	I1.6	I1.5	I1.4	I1.3	I1.2	I1.1	I1.0
	默认	X	X	X	X	X	X	X	X
02h	符号	O0.7	O0.6	O0.5	O0.4	O0.3	O0.2	O0.1	O0.0
	默认	1	1	1	1	1	1	1	1
03h	符号	O1.7	O1.6	O1.5	O1.4	O1.3	O1.2	O1.1	O1.0
	默认	1	1	1	1	1	1	1	1
04h	符号	N0.7	N0.6	N0.5	N0.4	N0.3	N0.2	N0.1	N0.0
	默认	0	0	0	0	0	0	0	0
05h	符号	N1.7	N1.6	N1.5	N1.4	N1.3	N1.2	N1.1	N1.0
	默认	0	0	0	0	0	0	0	0
06h	符号	C0.7	C0.6	C0.5	C0.4	C0.3	C0.2	C0.1	C0.0
	默认	1	1	1	1	1	1	1	1
07h	符号	C1.7	C1.6	C1.5	C1.4	C1.3	C1.2	C1.1	C1.0
	默认	1	1	1	1	1	1	1	1

输入寄存器（00h、01h）

输入寄存器（寄存器 0 和寄存器 1）反映引脚的输入逻辑电平，无论该引脚是由配置寄存器定义为输入还是输出。输入寄存器只读，写入这些寄存器没有效果。默认值“X”由外部逻辑电平决定。

输出寄存器（02h、03h）

输出寄存器（寄存器 2 和寄存器 3）显示配置寄存器定义为输出的引脚的输出逻辑电平。这些寄存器中的值对定义为输入的引脚没有影响。从这些寄存器读取的值反映了写入这些寄存器的值，而不是实际的引脚值。

极性反转寄存器（04h、05h）

极性反转寄存器（寄存器 4 和寄存器 5）允许配置寄存器定义为输入的引脚的极性反转。如果这些寄存器中的某一位被置为“1”，则对应的端口引脚的极性在输入寄存器中反转。如果这些寄存器中的某一位被置为“0”，则对应的端口引脚的极性保持不变。


配置寄存器（06h、07h）

配置寄存器（寄存器 6 和寄存器 7）配置 I/O 引脚的方向。如果这些寄存器中的某一位被置为“1”，则对应的端口引脚作为高阻抗输入端口。如果这些寄存器中的某一位被置为“0”，则对应的端口引脚作为输出端口。

注：P 端口悬空时，请将其配置成输出状态。

I/O 端口

当一个 I/O 配置为输入端口时，MOS 管 Q1 和 Q2 关闭，作为一个高阻抗输入端口。当一个 I/O 配置为输出端口时，MOS 管 Q1 或 Q2 开启，由输出寄存器的状态决定。在这种情况下，I/O 引脚和 VDDP 或 VSS 之间存在低阻抗路径。



上电复位

当电源（从 0V）加到 VDDP 上，上升到 VPOR 之前，内部上电复位电路将芯片保持在复位状态。当电源高于 VPOR，复位状态被释放，ET6416 的寄存器和 I²C 总线/SM 总线的状态机初始化为默认状态。在那之后，VDDP 必须降至 VPOR 以下，并恢复到工作电压，则进行一次新的复位。

复位输入（ $\overline{\text{RESET}}$ ）

在处于 VDDP 工作电压范围时， $\overline{\text{RESET}}$ 输入可以用于初始化系统。可以通过将 $\overline{\text{RESET}}$ 端口拉低保持时间 t_{wrst} 来实现复位。一旦 $\overline{\text{RESET}}$ 被拉低，ET6416 的寄存器和 I²C 总线/SM 总线的状态机初始化为默认状态。如果 $\overline{\text{RESET}}$ 没有使用有源连接，则该输入需要接一个上拉电阻到 VDDI。

中断输出（ $\overline{\text{INT}}$ ）

中断由处于输入模式中的 GPIO 端口输入的任何上升或下降沿产生。在时间 t_{vINT} 后， $\overline{\text{INT}}$ 信号有效。当端口上的数据更改为原始值或读取了端口对应的输入寄存器数据后，中断被重置。在读模式下，在 SCL 上升沿后的应答（ACK）或无应答（NACK）位， $\overline{\text{INT}}$ 输出重置。由于在此脉冲期间重置中断，在 ACK 或 NACK 时钟脉冲期间发生的中断可能会丢失（或非常短）。重置后，I/O 端口的任何变化都会被检测，并产生 $\overline{\text{INT}}$ 中断。

配置为输出的引脚不会产生中断。如果引脚的状态与输入寄存器的内容不匹配，则将 I/O 从输出更改为输入可能会导致错误中断。

$\overline{\text{INT}}$ 为开漏输出结构，根据应用情况通过上拉电阻连接到 VDDP 或 VDDI。需要将 $\overline{\text{INT}}$ 连接到需要中断信息的设备的电压源。此外，通过配置输入锁存寄存器，可以变更中断重置的条件。

总线协议

ET6416 是一个 I²C 总线从设备。通过 I²C 总线的读写指令，在主从设备之间进行数据交换。这两条通信线路分别是：串行数据线（SDA）和串行时钟线（SCL）。当连接到设备的输出级时，两条线路都必须通过上拉电阻连接到电源。只有在总线空闲时才可以启动数据传输。

写命令

通过发送设备地址，并将最低有效位（LSB）置为逻辑 0，将数据传输到 ET6416。命令字节在设备地址之后发送，以确定哪个寄存器接收命令字节之后的数据。

ET6416 中的 8 组寄存器被配置为 4 对寄存器分别是：输入寄存器、输出寄存器、极性反转寄存器和配置寄存器。将一个数据字节发送到一个寄存器后，下一个数据字节将被发送到这对寄存器中的另一个寄存器。

在一次写传输过程中，发送的数据字节数没有限制。通过这种方式，主机可以独立于其他寄存器持续更新该寄存器对。




图 5. 写命令

读命令

通过发送设备地址，并将最低有效位（LSB）置为逻辑 1，可以从 ET6416 读取数据。命令字节在设备地址之后发送，以确定要读取哪个寄存器的数据。

命令字节定义的寄存器中的数据由 ET6416 发送。在读取第一个字节之后，可能会读取其他字节，但读取的一定是该对寄存器中另一个寄存器中的信息。

在一次读传输过程中，读取的数据字节数没有限制，但是在接收到最后一个字节数据后，主控总线必须无应答。




图 6. 读命令

ET6416

极限参数

超过极限参数表中列出的数值可能会损坏 IC。如果超过这些限制中的任何一个,可能会发生损坏并影响可靠性。

符号	参数	条件	Min	Max	单位
V _{DDI}	I ² C-bus Supply Voltage		-0.5	+6.5	V
V _{DDP}	Supply Voltage Port P		-0.5	+6.5	V
V _I	Input Voltage		-0.5	+6.5	V
V _O	Output Voltage		-0.5	+6.5	V
I _{IK}	Input Clamping Current	ADDR, $\overline{\text{RESET}}$, SCL; V _I < 0V	-	-20	mA
I _{OK}	Output Clamping Current	$\overline{\text{INT}}$; V _O < 0V	-	-20	mA
I _{IOK}	Input/output Clamping Current	P port; V _O < 0V or V _O > V _{DDP}	-	±20	mA
		SDA; V _O < 0V or V _O > V _{DDI}	-	±20	mA
I _{OL}	LOW-level Output Current	P port; V _O = 0V to V _{DDP}	-	50	mA
		SDA, $\overline{\text{INT}}$; V _O = 0V to V _{DDI}	-	25	mA
I _{OH}	HIGH-level, Output Current	P port; V _O = 0V to V _{DDP}	-	25	mA
I _{DD}	Supply Current	Through V _{SS}	-	200	mA
I _{DDP}	Supply Current Port P	Through V _{DDP}	-	160	mA
I _{DDI}	I ² C-bus Supply Current	Through V _{DDI}	-	10	mA
T _{STG}	Storage Temperature		-65	+150	°C
T _{JMAX}	Max Junction Temperature		-	+150	°C
R _{θJA}	Thermal impedance from junction to ambient	VFBGA24		171	°C/W

推荐工作条件

符号	参数	条件	Min	Max	单位
V _{DDI}	I ² C-bus Supply Voltage		1.65	5.5	V
V _{DDP}	Supply Voltage Port P		1.65	5.5	V
V _{IH}	HIGH-level Input Voltage	SCL, SDA, $\overline{\text{RESET}}$	0.7*V _{DDI}	5.5	V
		ADDR, P7 to P0	0.7*V _{DDP}	5.5	V
V _{IL}	LOW-level Input Voltage	SCL, SDA, $\overline{\text{RESET}}$	-0.5	0.3*V _{DDI}	V
		ADDR, P7 to P0	-0.5	0.3*V _{DDP}	V
I _{OH}	HIGH-level Output Current	P7 to P0	-	10	mA
I _{OL}	LOW-level Output Current	P7 to P0	-	23	mA
T _A	Ambient Temperature	Operating in free air	-40	+85	°C

ET6416

电参数

直流电参数

$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$; $V_{DDI} = 1.65\text{V}$ to 5.5V ; 除非特别指定。

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
V_{IK}	Input clamping voltage	$I_I = -18\text{mA}$	-1.2	-	-	V
V_{POR}	Power-on reset voltage	$V_I = V_{DDP}$ or V_{SS} ; $I_O = 0\text{mA}$	-	1.1	1.4	V
V_{OH}	HIGH-level output voltage	P port				
		$I_{OH} = -8\text{mA}$; $V_{DDP} = 1.65\text{V}$	1.2	-	-	V
		$I_{OH} = -10\text{mA}$; $V_{DDP} = 1.65\text{V}$	1.1	-	-	V
		$I_{OH} = -8\text{mA}$; $V_{DDP} = 2.3\text{V}$	1.8	-	-	V
		$I_{OH} = -10\text{mA}$; $V_{DDP} = 2.3\text{V}$	1.7	-	-	V
		$I_{OH} = -8\text{mA}$; $V_{DDP} = 3.0\text{V}$	2.6	-	-	V
		$I_{OH} = -10\text{mA}$; $V_{DDP} = 3.0\text{V}$	2.5	-	-	V
		$I_{OH} = -8\text{mA}$; $V_{DDP} = 4.5\text{V}$	4.1	-	-	V
		$I_{OH} = -10\text{mA}$; $V_{DDP} = 4.5\text{V}$	4.0	-	-	V
V_{OL}	LOW-level output voltage	P port; $I_{OL} = 8\text{mA}$				
		$V_{DDP} = 1.65\text{V}$	-	-	0.45	V
		$V_{DDP} = 2.3\text{V}$	-	-	0.25	V
		$V_{DDP} = 3.0\text{V}$	-	-	0.25	V
		$V_{DDP} = 4.5\text{V}$	-	-	0.2	V
I_{OL}	LOW-level output current	$V_{OL} = 0.4\text{V}$; $V_{DDP} = 1.65\text{V}$ to 5.5V				
		SDA	3	-	-	mA
		$\overline{\text{INT}}$	3	15	-	mA
		P port				
		$V_{OL} = 0.5\text{V}$; $V_{DDP} = 1.65\text{V}$	8	10	-	mA
		$V_{OL} = 0.7\text{V}$; $V_{DDP} = 1.65\text{V}$	10	13	-	mA
		$V_{OL} = 0.5\text{V}$; $V_{DDP} = 2.3\text{V}$	8	10	-	mA
		$V_{OL} = 0.7\text{V}$; $V_{DDP} = 2.3\text{V}$	10	13	-	mA
		$V_{OL} = 0.5\text{V}$; $V_{DDP} = 3.0\text{V}$	8	14	-	mA
		$V_{OL} = 0.7\text{V}$; $V_{DDP} = 3.0\text{V}$	10	19	-	mA
		$V_{OL} = 0.5\text{V}$; $V_{DDP} = 4.5\text{V}$	8	17	-	mA
		$V_{OL} = 0.7\text{V}$; $V_{DDP} = 4.5\text{V}$	10	24	-	mA
I_I	Input current	$V_{DDP} = 1.65\text{V}$ to 5.5V				
		SCL, SDA, $\overline{\text{RESET}}$; $V_I = V_{DDI}$ or V_{SS}	-	-	± 1	μA
		ADDR; $V_I = V_{DDP}$ or V_{SS}	-	-	± 1	μA
I_{IH}	HIGH-level input current	P port; $V_I = V_{DDP}$; $V_{DDP} = 1.65\text{V}$ to 5.5V	-	-	1	μA
I_{IL}	LOW-level input current	P port; $V_I = V_{SS}$; $V_{DDP} = 1.65\text{V}$ to 5.5V	-	-	1	μA

ET6416

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
I_{DD}	Supply current	$I_{DDI} + I_{DDP}$; SDA, P port, ADDR, $\overline{RESET}$; V_I on SDA and $\overline{RESET} = V_{DDI}$ or V_{SS} ; V_I on P port and ADDR = V_{DDP} ; $I_O = 0mA$; I/O = inputs; $F_{SCL} = 400kHz$				
		$V_{DDP} = 3.6V$ to $5.5V$	-	10	25	μA
		$V_{DDP} = 2.3V$ to $3.6V$	-	6.5	15	μA
		$V_{DDP} = 1.65V$ to $2.3V$	-	4	9	μA
		$I_{DDI} + I_{DDP}$; SCL, SDA, P port, ADDR, $\overline{RESET}$; V_I on SCL, SDA and $\overline{RESET} = V_{DDI}$ or V_{SS} ; V_I on P port and ADDR = V_{DDP} ; $I_O = 0mA$; I/O = inputs; $F_{SCL} = 0kHz$				
		$V_{DDP} = 3.6V$ to $5.5V$	-	1.5	7	μA
		$V_{DDP} = 2.3V$ to $3.6V$	-	1	3.2	μA
		$V_{DDP} = 1.65V$ to $2.3V$	-	0.5	1.7	μA
		Active mode; $I_{DDI} + I_{DDP}$; P port, ADDR, $\overline{RESET}$; V_I on $\overline{RESET} = V_{DDI}$; V_I on P port and ADDR = V_{DDP} ; $I_O = 0mA$; I/O = inputs; $F_{SCL} = 400kHz$, continuous register read				
		$V_{DDP} = 3.6V$ to $5.5V$	-	60	125	μA
		$V_{DDP} = 2.3V$ to $3.6V$	-	40	75	μA
		$V_{DDP} = 1.65V$ to $2.3V$	-	20	45	μA
ΔI_{DD}	Additional quiescent supply current	SCL, SDA, $\overline{RESET}$; one input at $V_{DDI} - 0.6V$, other inputs at V_{DDI} or V_{SS} ; $V_{DDP} = 1.65V$ to $5.5V$	-	-	25	μA
		P port, ADDR; one input at $V_{DDP} - 0.6V$, other inputs at V_{DDP} or V_{SS} ; $V_{DDP} = 1.65V$ to $5.5V$	-	-	80	μA
C_I	Input capacitance	$V_I = V_{DDI}$ or V_{SS} ; $V_{DDP} = 1.65V$ to $5.5V$	-	4.2	7	pF
C_{IO}	Input/output capacitance	$V_{IO} = V_{DDI}$ or V_{SS} ; $V_{DDP} = 1.65V$ to $5.5V$	-	4.5	8	pF
		$V_{IO} = V_{DDP}$ or V_{SS} ; $V_{DDP} = 1.65V$ to $5.5V$	-	4.5	8.5	pF

ET6416

交流电参数

$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$; $V_{DDI} = 1.65\text{V}$ to 5.5V ; 除非特别指定。

Symbol	Parameter	Conditions	Standard-mode I ² C-bus		Fast-mode I ² C-bus		Unit
			Min	Max	Min	Max	
f_{SCL}	SCL clock frequency		0	100	0	400	kHz
t_{HIGH}	HIGH period of the SCL clock		4	-	0.6	-	us
t_{LOW}	LOW period of the SCL clock		4.7	-	1.3	-	us
t_{SP}	Pulse width of spikes that must be suppressed by the input filter		0	50	0	50	ns
$t_{\text{SU,DAT}}$	Data set-up time		250	-	100	-	ns
$t_{\text{HD,DAT}}$	Data hold time		0	-	0	-	ns
t_r	Rise time of both SDA and SCL signals		-	1000	-	300	ns
t_f	Fall time of both SDA and SCL signals			300	-	300	ns
t_{BUF}	Bus free time between a STOP and START condition		4.7	-	1.3	-	us
$t_{\text{SU,STA}}$	Set-up time for a repeated START condition		4.7	-	0.6	-	us
$t_{\text{HD,STA}}$	Hold time (repeated) START condition		4	-	0.6	-	us
$t_{\text{SU,STO}}$	Set-up time for STOP condition		4	-	0.6	-	us
$t_{\text{VD,DAT}}$	Data valid time	SCL LOW to SDA output valid	-	3.45	-	0.9	us
$t_{\text{VD,ACK}}$	Data valid acknowledge time	ACK signal from SCL LOW to SDA (out) LOW	-	3.45	-	0.9	us
t_{wrst}	Reset pulse width		30	-	30	-	ns
t_{recrst}	Reset recovery time		200	-	200	-	ns
t_{rst}	Reset time		600	-	600	-	ns
t_{VINT}	Valid time on pin $\overline{\text{INT}}$	from P port to $\overline{\text{INT}}$	-	1	-	1	us
t_{rstINT}	Reset time on pin $\overline{\text{INT}}$	from SCL to $\overline{\text{INT}}$	-	1	-	1	us
t_{VQ}	Data output valid time	from SCL to P port	-	400	-	400	ns
t_{suD}	Data input set-up time	from P port to SCL	0	-	0	-	ns
t_{hD}	Data input hold time	from P port to SCL	300	-	300	-	ns




图 9. 中断、SDA、端口 P 波形




图 10. SDA 读写模式波形





图 11. RESET 波形

ET6416

参考应用图




注：P 端口如果悬空，请配置成输出状态。

ET6416


封装尺寸

VFBGA24




编带信息

VFBGA24



QFN24



Dimensions Table (Units: mm)

SYMBOL	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	0	0.02	0.05
A2	0.50	0.55	0.60
A3	0.20REF		
b	0.20	0.25	0.30
D	3.90	4.00	4.10
E	3.90	4.00	4.10
D2	2.15	2.25	2.35
E2	2.15	2.25	2.35
e	0.40	0.50	0.60
H	0.35REF		
K	0.30	-	-
L	0.35	0.40	0.45
R	0.09	-	-
c1	-	0.08	-
C2	-	0.08	-

ET6416

丝印信息

6416
XXXXX

6416 - Part Number (ET6416/ET6416Y)
XXXXX - Tracking Number

历史版本更新信息

Version	Date	Revision Item	Modifier	Function & Spec Checking	Package & Tape Checking
0	2020-03-19	初版	Shilj	Shilj	Liu jy
1.0	2020-05-15	发布版	Shilj	Shilj	Zhu j l
1.1	2020-07-06	更新了参数的温度范围	Shilj	Shilj	Zhu j l
1.2	2020-11-12	更新 QFN24 封装尺寸	Shilj	Shilj	Liu jy
1.3	2021-08-12	第 6 和 15 页加了 note	Shilj	Shilj	Zhu j l
1.4	2023-1-22	更新排版	Shib	Shib	Liu jy
1.5	2025-12-09	更正 QFN24 封装尺寸	Tianqh	Shib	Liu jy
1.6	2025-12-26	更新图片	Tianqh	Shib	Liu jy